ADC/DAC(3)- 数字示波器中ADC的选用

2018-12-03 11:29:21 来源:电路设计技能
标签:

 

自己动手做一个信号发生器和示波器非常重要,不仅可以深刻理解测量仪器的工作原理、关键技术指标,还可以将书本上学过的模拟电路、数字逻辑乃至嵌入式系统全部串起来,从系统层面对各个部分的功能以及构成有更真切的认识,因此苏老师觉得这两个项目应该是所有电子工程师都要动手做一遍的基础入门项目。
 
高速ADC是数字示波器的核心部件,今天关于ADC应用的文章就结合我们摩尔吧/硬禾实战营的一个实际项目 - 100Msps的数字示波器的制作来做一个简单的案例分析,数字和处理部分将在将来的文章中具体分析,今天集中在模拟部分:
 
数字示波器的构成框图
 
我们的项目对模拟部分的主要指标要求如下:
 
单通道、100Msps采样率
 
模拟带宽20MHz,输入电压的范围 - -10V ~ +10V
 
最小分辨电压 10mV
 
经过高速ADC以后的数据通过FPGA(当时就用Lattice的FPGA)进行处理以后送到后面的Cortex M4控制器,再在LCD显示屏上显示出来,触发、测量电压、频率等参数都在FPGA内实现。
 
用Lattice FPGA + NXP的M4开发板以及自制的模拟链路/ADC构建的数字示波器
 
今天我们就以这个项目为例,简单分析一下数字示波器模拟链路部分的设计要点。
 
首先我们基于给出的指标需求分析一下:
 
单通道  - 需要一颗单路的ADC
 
100Msps - 需要一颗采样率在100Msps以上的ADC
 
20MHz的模拟带宽 - 意味着最高频率20MHz的模拟信号,如果用100Msps的采样率,每个周期会有5个采样点,留给学员通过FPGA逻辑进行内插的空间
 
+/-10V的最大输入电压范围和最小10mV的电压分辨率意味着整个模拟链路以及ADC能够处理的信号的动态范围为20Vpp/10mV ~ 2000 ~ 63dB
 
第一个问题:选用多少位数的ADC?8、10、12、14、16位?ADC的精度的选用要和前面的模拟信号调理电路共同对付63dB的动态范围。理想状态下8位的ADC可以提供48dB的动态范围、10bit ~ 60dB、12bits ~ 72dB,14bits ~ 84dB,但由于存在着量化噪声,导致ADC的有效位数要低于实际使用的位数,也就是12位的ADC,有效的位数小于12(数据手册显示 - AD9628在采集20MHz的模拟信号的时候相当于11.6bits). 从这个分析上看,选用一颗12bits/100Msps的ADC就可以满足系统对动态范围的要求。
 
但,ADC的精度越高,意味着器件内部的资源大幅增加,器件的成本以及价格也就大幅增加,在同样的转换率的情况下,一颗12位的双通道ADC(AD9628-105)的价格比10位的双通道ADC(AD9608-105)要高出一倍(以其官网上1000+片的价格做参考),见下面的表格。这多花的十几美元是否可以通过10bit ADC + 可变增益运放甚至8bit ADC +可变增益运放来实现呢?
 
ADI公司的高速ADC,可以通过参数过滤选用最适合自己的器件
 
这就需要权衡,需要从系统层面来综合考虑,引入可变增益放大器可以提供几十个dB的可调增益范围,带来的挑战就是:
 
运放器件本身的价钱、多出来的电路板空间的成本
 
运放电路设计(需要仿真)和调试的难度 - 可调增益、要保证线性范围工作、周边器件的合理选用
 
最难的可能是运放电路的供电 - 一般都是双轨、低噪声的电压,比如+/-5v或+/-10V,模拟电路的双轨供电可是难煞了很多工程师,做不好性能会达不到要求。
 
放大电路的增益要可调节,如何调节?总不能用手拧电位计调节吧?需要VGA(电压控制增益)或模拟开关切换。电可调的电路会带来额外的复杂度以及成本。
 
实现数字示波器模拟前端的方式之一,通过模拟开关来实现链路增益的调节
 
说到这里是不是觉得头大了?是不是觉得自己的知识量不够了?这还仅仅是信号的幅度方面的要求,信号的频率呢,也就是对频带的要求呢?即便20MHz以内的模拟信号,你需要低通滤波器(防混叠),选用的模拟器件要考虑到增益带宽积是否满足要求、瞬间的响应速度是不是够、电压控制增益的范围内线性度如何?
 
从降低系统复杂度的角度出发,我们希望用一颗高速的ADC,比如14、16bit全部搞定最好,但杀鸡用牛刀显然也是不对的,毕竟要考虑到系统的成本,更重要的是即便从理论分析上14bit的ADC能够满足你的要求,但实际的电路中会由于电源噪声、时钟抖动等使得你使用更高分辨率的ADC没有意义。上篇文章中我们讲过(下面的表格),即便对于10MHz的模拟信号,用14bit的ADC,采样时钟边沿的抖动必须小于2ps,100MHz(10ns周期)的时钟抖动要小于2ps,你自己测一下你自己板子上用FPGA产生的100MHz的时钟的边沿抖动有多大?是否能小于2ps?
 
针对不同的模拟信号,采用不同位数的ADC对时钟边沿抖动的要求
 
所以,如果你用14bits的ADC,那必须给你的ADC提供极小边沿抖动的采样时钟信号,意味着你的时钟源(一般PLL产生)要非常好,最好采用差分时钟信号传输、时钟以及ADC的电源去偶要格外注意、PCB的设计要很讲究。所以挑战会比较大。
 
关注电子技术交流网微信 ( ee-focus )
限量版产业观察、行业动态、技术大餐每日推荐
享受快时代的精品慢阅读
 

 

继续阅读
Verilog编程的要点
Verilog编程的要点

FPGA的设计就是将自己想要实现的逻辑通过计算机能够理解的语言描述出来,并让计算机根据FPGA内部的资源生成可以进行资源配置并在加电以后能够执行的过程。

搞嵌入式系统干嘛不用树莓派?
搞嵌入式系统干嘛不用树莓派?

今天的电子技术领域,嵌入式系统已经是个很大的分支,相对于折腾模拟电路、fpga、射频等,貌似嵌入式系统更容易入门,就业的选择也更多,毕竟我们已经到了万物互联的时代,而ARM又几乎一统了处理器的浆糊,将曾经各据一方的处理器霸主们都统一在Cortex A/M系列下面共同完善着Arm的生态系统

赢取白富美,出任CEO,走上人生巅峰
赢取白富美,出任CEO,走上人生巅峰

转发一下全国智能车大赛的总瓢把子 - 清华大学卓大大的一篇文章,给周末还在睡懒觉的朋友们激励一下,要努力哦!

17岁的学生用废弃电子元器件搭建的一座城
17岁的学生用废弃电子元器件搭建的一座城

朋友圈里发了一张图,引起了很多网友的兴趣,让大家猜猜是什么,预料之中的没有人猜中,在这里揭晓答案:

几款小而美的FPGA学习板
几款小而美的FPGA学习板

任何一种开发板,我都对小个头的感兴趣,因为越是小个头的其实越强大,从中也越能够体会出原设计者的用心和技术含量。

更多资讯
为什么说实体零售商构建流量池是未来竞争刚需?

实体零售的数字化转型已是必然趋势,但多数实体零售商的转型难言成功,转型期的阵痛是实体零售必须付出的代价。

锂电池和18650鼻祖的涅槃重生——从索尼18650到村田21700

锂电池具有体积小、容量大、重量轻等优点,被广泛应用于手机、电脑、家电、电动汽车和储能市场等众多领域,不断焕发出旺盛的生命力。

受年底清库存影响,11月主流3030 LED封装产品价格明显下滑

集邦咨询LED研究中心(LEDinside)最新价格报告指出,2018年11月,中国市场3030 LED封装产品价格下滑较为明显。

AspenCore全球电子成就奖: CeraCharge™和PowerHap™荣获年度产品大奖

TDK株式会社(东京证券交易所代码:6762)近日宣布CeraCharge™和PowerHap™荣获ASPENCORE 2018 年“年度高性能无源器件奖”。

设计单电源电路时需要比双电源电路更加小心

我们经常看到很多非常经典的运算放大器应用图集,但是他们都建立在双电源的基础上,很多时候,电路的设计者必须用单电源供电,但是他们不知道该如何将双电源的电路转换成单电源电路。

电路方案